स्व-संरेखित चतुर्भुज पैटर्निंग (SAQP) तकनीक क्या है?

मल्टी-पैटर्निंग चिप विनिर्माण में लिथोग्राफिक सीमाओं को दूर करने की एक तकनीक है। आज की एकल जोखिम, 193nm तरंग दैर्ध्य लिथोग्राफी 40nm आधा पिच पर अपनी भौतिक सीमा तक पहुंचती है।मल्टी-पैटर्निंग चिप निर्माताओं को 20 नैनोमीटर और उससे कम पर आईसी डिजाइनों की छवि बनाने में सक्षम बनाता है.

व्यापक रूप से, बहु-पैटर्निंग की दो मुख्य श्रेणियां हैंः पिच स्प्लिटिंग और स्पेसर। पिच स्प्लिटिंग एक छाता शब्द है जिसमें डबल पैटर्निंग और ट्रिपल पैटर्निंग तकनीक शामिल है। इस बीच,स्पेसर में स्व-संरेखित डबल पैटर्निंग (एसएडीपी) और स्व-संरेखित चतुर्भुज पैटर्निंग (एसएक्यूपी) शामिल हैं. दोनों पिच स्प्लिटिंग और स्पेसर तकनीक ऑक्टुपल पैटर्निंग तक फैली हो सकती है।

पहला प्रकार, पिच स्प्लिटिंग, मुख्य रूप से तर्क में उपयोग किया जाता है। पिच स्प्लिटिंग का सबसे आम रूप डबल पैटर्निंग है। डिजाइन में, पिच स्प्लिटिंग का उपयोग किया जाता है।डबल पैटर्निंग लगभग हमेशा लिथो-एच-लिथो-एच-लिथो-एच (LELE) पिच स्प्लिटिंग प्रक्रिया को संदर्भित करता हैवेफर निर्माण में, LELE को एक ही परत को परिभाषित करने के लिए दो स्वतंत्र लिथोग्राफी और उत्कीर्णन चरणों की आवश्यकता होती है। Sematech के अनुसार, LELE 30% तक पिच को कम कर सकता है।एलईएलई महंगी हो सकती है क्योंकि यह लिथोग्राफी में प्रक्रिया चरणों को दोगुना कर देती है.

प्रारंभ में, यह तकनीक उन लेआउट को अलग करती है जिन्हें एक ही एक्सपोजर के साथ दो कम घनत्व वाले मास्क में प्रिंट नहीं किया जा सकता है। फिर, यह दो अलग-अलग एक्सपोजर प्रक्रियाओं का उपयोग करता है।यह दो मोटे पैटर्न बनाता हैवे वेफर पर बेहतर इमेजिंग की अनुमति देने के लिए संयुक्त और ओवरलेड होते हैं।

एलईएलई (यानी, डबल पैटर्निंग) डिजाइनरों के लिए नए लेआउट, भौतिक सत्यापन और डिबगिंग आवश्यकताओं को प्रस्तुत करता है। उदाहरण के लिए, डिजाइन में,रंगों को अंतर आवश्यकताओं के आधार पर मास्क परतों को सौंपा जाता है. मुखौटा परतों को मूल रूप से खींचे गए लेआउट से दो नई परतों में विभाजित या विघटित किया जाता है।

कार्यप्रणाली में एक महत्वपूर्ण निर्णय यह है कि क्या डिजाइनर एक "रंग रहित" डिजाइन प्रवाह का पीछा करना चाहते हैं। एक अन्य विकल्प दो रंग का प्रवाह है, जहां डिजाइनर दो मास्क लगाते हैं,कई अपघटन विकल्पों में से चयन करनाबेशक, किसी भी डिजाइन प्रवाह के लिए व्यापार-बंद की आवश्यकता होती है।

20 नैनोमीटर नोड पर, फाउंड्री कई अलग-अलग डबल पैटर्निंग डिजाइन प्रवाहों का उपयोग कर रही हैं।अधिक आम प्रवाहों में से एक वास्तव में डिजाइन टीम को दो रंगों में अपनी परतों को तोड़ने की आवश्यकता नहीं है. हालांकि, कुछ मामलों में, डिजाइनर यह जानना चाह सकते हैं कि रंग असाइनमेंट क्या है. जबकि यह उचित लगता है, दोहरे पैटर्न वाले रंगों को देखकर संभावित रूप से डिबगिंग दक्षता कम हो सकती है.

इस बीच, 10 एनएम नोड पर, चिप निर्माताओं को एक और पिच स्प्लिटिंग तकनीक की ओर रुख करने की आवश्यकता हो सकती है। ट्रिपल पैटर्निंग का एक रूप लिथो-एच-लिथो-एच-लिथो-एच (एलईएलई) है।LELELE LELE के समान हैवेफर निर्माण में, एक ही परत को परिभाषित करने के लिए LELELE को तीन स्वतंत्र लिथोग्राफी और उत्कीर्णन चरणों की आवश्यकता होती है।

डिजाइन में, ट्रिपल पैटर्निंग के लिए मूल परत को तीन मुखौटे में तोड़ना आवश्यक है। तीन मुखौटे के आकार अंतिम आकार बनाने के लिए विनिर्माण के दौरान संयुक्त होते हैं।बाहर से देख कर तीनों पैटर्न हानिरहित लग सकते हैं, लेकिन संभावित अराजकता अंदर निहित है. स्वचालित रूप से decompose करने के लिए EDA सॉफ्टवेयर एल्गोरिदम का निर्माण, रंग, और तीन पैटर्न के साथ परतों की जाँच एक चुनौती है.ट्रिपल पैटर्न उल्लंघन बहुत जटिल हो सकता है, और डिबगिंग मुश्किल हो सकता है.

इस बीच, स्पेसर बहु-पैटर्निंग की दूसरी मुख्य श्रेणी है। इसे एसएडीपी और एसएक्यूपी के रूप में भी जाना जाता है।SADP/SAQP पहले 1xnm नोड के लिए NAND फ्लैश का विस्तार करने के लिए इस्तेमाल किया गया था और अब तर्क क्षेत्र में प्रवेश कर रहा है.

एसएडीपी डबल पैटर्निंग का एक रूप है। इसे कभी-कभी पिच डिवीजन या साइडवॉल-सहायता प्राप्त डबल पैटर्निंग कहा जाता है।एसएडीपी प्रक्रिया एक लिथोग्राफी चरण के साथ-साथ अतिरिक्त जमाव और उत्कीर्णन चरणों का उपयोग करती है ताकि स्पेसर के समान विशेषताओं को परिभाषित किया जा सके. एसएडीपी प्रक्रिया में, पहला कदम सब्सट्रेट पर मंड्रल्स बनाना है. फिर, एक जमाव परत पैटर्न को कवर करती है. जमाव परत को फिर दूर किया जाता है, अंतराल बनाने के लिए. अंत में, यह एक बहुत ही आसान तरीका है।शीर्ष भाग रासायनिक यांत्रिक चमकाने (सीएमपी) के चरणों से गुजरता है.

एसएक्यूपी अनिवार्य रूप से साइडवॉल स्पेसर डबल पैटर्निंग तकनीक के दो चक्र है। सरल पैटर्न, जिसमें फ्लैश या फिनएफईटी में शामिल हैं, एसएडीपी या एसएक्यूपी में पूरा किए जाते हैं। इस तकनीक में,समानांतर रेखाएं पहले बनती हैंइस बीच, DRAM और लॉजिक चिप्स में धातु परतें अधिक जटिल हैं और SADP/SAQP के माध्यम से प्राप्त नहीं की जा सकती हैं। इन धातु परतों के लिए LELE की आवश्यकता होती है।एसएडीपी/एसएक्यूपी का डिजाइन लचीलापन भी एलईएलई से कम है, जबकि LELE प्रकार की प्रौद्योगिकियों के लिए पैटर्निंग की आवश्यकता होती है।

एसएक्यूपी का अर्थ स्व-समन्वयित चतुर्भुज पैटर्न है।

उपलब्ध जानकारी के अनुसार, स्व-संरेखित चतुर्भुज पैटर्निंग (SAQP) 38 एनएम से कम पिचों के साथ पैटर्निंग सुविधाओं के लिए सबसे व्यापक रूप से उपयोग की जाने वाली तकनीक है,19 एनएम तक की पिच प्राप्त करने की उम्मीद हैयह अनिवार्य रूप से कई प्रक्रिया चरणों को एकीकृत करता है और FinFET और 1X DRAM फिन के पैटर्न में नियोजित किया गया है।शुरू में 80 एनएम दूर खींची गई रेखाओं को 20 एनएम दूर की रेखाओं के परिणामस्वरूप अनुमति दें (प्रभावी रूप से 10 एनएम रिज़ॉल्यूशन प्राप्त करना)यह महत्वपूर्ण है क्योंकि यह किसी भी बड़े पैमाने पर उत्पादन लिथोग्राफी उपकरण के संकल्प से कहीं अधिक है, जिसमें EUV (जो 13 एनएम संकल्प प्राप्त करता है) शामिल है।

इस प्रक्रिया में स्वाभाविक रूप से तीन समूहों में विशेषताएं विभाजित होती हैंः कोर, खोल और सीमा (चित्र 2 देखें) । खोल स्वाभाविक रूप से छल्ले बनाता है जिन्हें काटने की आवश्यकता होती है। इसी तरह,सीमा एक ग्रिड बनाता है कि भी खंडित करने की जरूरत हैइसलिए, एसएक्यूपी प्रक्रिया को एक लिथोग्राफी चरण के साथ समाप्त करना चाहिए, जो पहले से परिभाषित खोल और सीमा सुविधाओं को काटता है या ट्रिम करता है। इसके विपरीत, पुरानी एसएडीपी प्रक्रिया में केवल दो समूह थेःकोर और सीमा.

SAQP प्रक्रिया प्रवाह के एक अन्य संस्करण में (चित्र 3 देखें), खोल विशेषताएं वास्तव में शेष पहली स्पेसर सामग्री हैं, जबकि कोर और सीमा अलग-अलग सामग्री हैं,या तो सब्सट्रेट या रिक्ति भरने की सामग्रीइसलिए, उन्हें चित्र 2 में विभिन्न रंगों के साथ दर्शाया गया है। तथ्य यह है कि वे अलग-अलग सामग्री हैं, इसका मतलब है कि उन्हें चुनिंदा रूप से उत्कीर्ण किया जा सकता है।यह कुछ चुनौतीपूर्ण पैटर्न प्राप्त करने के लिए अवसर प्रदान करता है.

एक विशेष रूप से उपयोगी अनुप्रयोग न्यूनतम पिच और 2x न्यूनतम पिच सुविधाओं का संयोजन है। यह संयोजन आमतौर पर k1 < 0 के साथ एकल जोखिमों में निषिद्ध है।5एक विशेष रूप से चुनौतीपूर्ण संयोजन न्यूनतम पिच लाइनों के साथ 2x न्यूनतम पिच व्यवधान है (चित्र 4 देखें, बाईं ओर) ।विरामों का विवर्तन पैटर्न स्वयं रेखाओं की तुलना में बहुत कमजोर है क्योंकि वे बहुत छोटे क्षेत्र पर कब्जा करते हैंइनका प्रदर्शन भी डिफोकस के तहत बहुत तेजी से बिगड़ जाता है। यह संयोजन भी सहायता सुविधाओं के साथ तय नहीं किया जा सकता है क्योंकि न्यूनतम पिच लाइनों को प्राप्त करने के लिए उन्हें सम्मिलित करने के लिए कोई स्थान नहीं है।दूसरी ओर, चुनिंदा उत्कीर्णन के माध्यम से, मुखौटा विशेषताएं मध्यवर्ती रेखाओं के माध्यम से गुजर सकती हैं (चित्र 4 दाईं ओर देखें) ।यह बहुत काटने को सरल बनाता है और संभावित किनारे प्लेसमेंट त्रुटियों कि दो स्थानों में अलग से काटने के दौरान हो सकता है से बचता है.

चुनिंदा उत्कीर्णन के लिए तीन मुखौटे आवश्यक हैं - एक अलग-अलग ए/बी क्षेत्रों को परिभाषित करने के लिए, दूसरा मुखौटा ए चुनिंदा उत्कीर्णन के लिए, और तीसरा मुखौटा बी चुनिंदा उत्कीर्णन के लिए।चुनिंदा उत्कीर्णन (SAQP के साथ संयुक्त) भी अधिक ओवरलैपिंग सहिष्णुता और मास्क की न्यूनतम संख्या के लिए अनुमति देता है, इस प्रकार न्यूनतम लाइन पिच और दो बार न्यूनतम लाइन पिच पर व्यवधानों का संयोजन संभव हो जाता है, जिससे बहु-पैटर्निंग को संभालना आसान हो जाता है।

सारांश में, सभी स्व-संरेखित बहु-पैटर्निंग प्रक्रियाओं में निम्नलिखित चरण शामिल हैंः

1. मुद्रण मंड्रेल निशान.
2. मुद्रित मंड्रेल पैटर्न पर बढ़ते साइडवॉल।
3. मंड्रेल पैटर्न को हटा रहा है।
4. साइडवॉल के बीच अंतिम निर्मित पैटर्न विकसित करना।
5. नवीनतम समाचार

   • 
     तीसरी पीढ़ी के अर्धचालक इतने लोकप्रिय क्यों हैं?
     6 Mar, 2024
   • 
     कैसे SiC इलेक्ट्रिक वाहनों की रेंज 5% तक बढ़ा सकता है
     18 Oct, 2023
   • 
     ऐसे 8 कारण हैं जिनकी वजह से सिलिकॉन कार्बाइड डायोड सिलिकॉन डायोड से बेहतर हैं
     4 Aug, 2023
   • 
     सिलिकॉन कार्बाइड क्या है?
     1 Jun, 2023
   • 
     नीलमणि नीले क्यों नहीं होते?
     18 May, 2023
   हमें मेल करें

   भेजें